|´・ω・)ノ
ヾ(≧∇≦*)ゝ
(☆ω☆)
(╯‵□′)╯︵┴─┴
 ̄﹃ ̄
(/ω\)
∠( ᐛ 」∠)_
(๑•̀ㅁ•́ฅ)
→_→
୧(๑•̀⌄•́๑)૭
٩(ˊᗜˋ*)و
(ノ°ο°)ノ
(´இ皿இ`)
⌇●﹏●⌇
(ฅ´ω`ฅ)
(╯°A°)╯︵○○○
φ( ̄∇ ̄o)
ヾ(´・ ・`。)ノ"
( ง ᵒ̌皿ᵒ̌)ง⁼³₌₃
(ó﹏ò。)
Σ(っ °Д °;)っ
( ,,´・ω・)ノ"(´っω・`。)
╮(╯▽╰)╭
o(*////▽////*)q
>﹏<
( ๑´•ω•) "(ㆆᴗㆆ)
😂
😀
😅
😊
🙂
🙃
😌
😍
😘
😜
😝
😏
😒
🙄
😳
😡
😔
😫
😱
😭
💩
👻
🙌
🖕
👍
👫
👬
👭
🌚
🌝
🙈
💊
😶
🙏
🍦
🍉
😣
Source: github.com/k4yt3x/flowerhd
我现在在医院的重症室里,戴着呼吸机,花了的眼不离屏幕半分,那清脆的消息回复的声音再没有响起。我哭不出来。我知道我没有多少时间了,生命在煎熬中流逝。终于,倦意袭来,我用尽了最后的力气打出了一行字:你是一个,一个一个
不愧是你。
能看到我吗,你好,想请教下,va语言可以自己写函数吗,我论文是自己做的model,可是需要用自己编写复杂的函数计算,没有看到va的使用手册介绍,好难找
能够看到的,va 是可以写自定义函数的,具体可以看这份文档:Cadence Verilog-A Language Reference或者这份文档:Verilog-A and Verilog-AMS Reference Manual – Keysight,在这两份文档中搜素 User-Defined Functions 就可以找到你想要的函数功能。
非常感谢博主大大,好牛我去,这文档也好厉害,我毕设就是用neural 做model网上都没多少文献,这里竟然有提到,强!
仿失调那网页来的,但是我仿的是全差分电路(笑哭)。做得很好,点个赞
谢谢!全差分的话我还没仿过,不知道能不能这样:先接成单位反馈,然后在一个正确的共模偏置下,在两个输出端之间加个VCVS把输出差值电压提取出来,然后表达式直接写成VDC(“V_VCVS_OUT”)-VDC(“VIN_CM”),然后和单端一样的仿真?不过如果用了开关电容CMFB的话因该得用tran仿真吧,然后取某一个时刻的仿真结果来绘制概率分布曲线?
应该可行,我用的华虹.35的库,结果找不着mc的那个文件,我再去问问别人,要是能仿出来我给你留言哈哈
可以,谢了。不过我听说国内有些工艺可能不提供mc仿真文件,你康康是不是这种情况吧😂反正我刚刚翻了一下我这的华虹.18工艺也没找到mc文件。
加油,学长,最近干工程越来越觉得模拟深似海,翻阅过一座山是另一座山,哈哈哈~
是啊,我也这么觉得,越做东西越觉得模拟这玩意深不可测,需要学习的东西还有很多。
抓到了一只温迪厨,大师球!
天哪,竟然是 ghostchu 大佬,我的小破站也开始蓬荜生辉了起来!
老哥的个人网站帅啊~
感谢支持!
您好!我是一个刚入门的IC设计小白,看了您在本网站上关于蒙特卡洛的讲述,很清晰,非常感谢您的分享,如果可以,期待您能分享更多内容。
感谢支持,我的网站会坚持更新的!
赞👍
你好,请问如何用Verilog-A语言编写一个10位移位寄存器,并且能够做到10个输出端口?我现在如果是module(out[9:0])的话他只会输出一个端口out[9:0],这时候output改成out[i] 它会提示语法错误
抱歉,这个我试过,Verilog-A 中好像并不能使用类似 Verilog 的这种 out[9:0] 的形式。目前我只会罗列 10 个bit。或许你也可以考虑一下使用 Verilog 写并且用 AMS 跑数模混仿。
好的,谢谢
博主,感谢分享,也有一些问题想请教,已发邮件,希望进一步交流!
大佬的文章写得条理清晰,简单明了,很赞。——来自一个模拟小白。
多谢支持!
您好,博主,我想求一个带有mc的工艺库,想知道您那有吗
抱歉,工艺库这东西都是保密的,所以我并不能分享给你。如果你实在想要的话就去海鲜市场看看吧。
好的,理解,我也是刚接触,谢谢
您好,作者大大,我刚接触verilog-A,想做模拟方面的,可以推荐从哪本书开始吗?
Verilog-A基本上没有什么现成的书籍,基本都是网上的资料,比如我这篇文章里面分享的 OVI-VerilogA。如果你指的是模拟设计的书籍的话可以去看拉扎维的《模拟 CMOS 集成电路》。
一周年快乐!~( ̄▽ ̄~)~
作者大大常更新哦!继续加油,科研顺利
您好,最近在尝试写veriloga的过程中,发现veriloga对他的输入端口的波形似乎有一些限制?一个反相器的输出接入veriloga的输入端口之后,波形就不对了,不知道veriloga对输入端口的变化幅度、以及上升下降时间有限制吗?非常感谢!
本人感觉 verilog-A 对输入端口的波形因该是没什么限制,但是会有影响。因为在 Verilog-A 中也可以给输入施加模拟特性。一般一个理想的输入是高阻的,这样就对前级的电路没有影响,你这里出现影响可能是因为输入并不是高阻的。建议你检查一下代码,看一下输入是否存在可以等效为电容、低阻、电流源等会影响输入高阻的模拟描述语句。
太感谢您了!
博主你好,感谢你对veriloga部分教程的分享,有较大帮助,特此感谢。(同时我也玩原神ahhh
感谢支持!
小废物仿失调还得来搜索一下,没想到发现了神仙!不仅文章写得好,页面也超喜欢谁懂!!!!!还是原神er!!!今天工作的痛苦因为一次偶然的点击消失了嘻嘻嘻嘻
谢谢支持!
真的很幸运发现这里,自己目前也在公司做模拟电路,但没有人带,这边的分公司只有自己一个模拟,所有的东西只能自己学,博主的分享很棒,会持续关注的,博主加油!
哈哈,多谢支持,我会持续更新的!
单端输出斩波运放有什么推荐的学习资料么,比如文献,只看到了关于全差分的
抱歉,这个并没有啥推荐。当时我做这个斩波运放的时候只是个校内小比赛,所以就只是看了几篇硕士论文罢了。
真君,您好!请问是否有装载好的基于Cadence 混合信号EDA软件系统共享呢,可以安装在虚拟机中使用的那种,付点费用也是可以的。
很抱歉,我这里并没有这种虚拟机。但是你可以区 EETOP 上面搜索一下,能找到不少这种别人安装好的,而且都是免费的,可以下载下来使用。
张江那位老师??认识下(☆ω☆)
路过了了了了了了了了了了了了
哈喽博主,终于更新了呀,开心开心,最近遇到个问题想向你了解一下;平时在后仿提取寄生参数的时候,R+C+CC里面的C代表什么,有人说是寄生电容,有人说是总电容等等,太笼统了,最近被这个问题困扰,我想知道这个C到底指的是什么,对IP里面的一根信号线来说,它指的是这根线和什么的寄生,能不能具体到某一个地方,让我知道它到底是怎么产生的,现在它影响到我IP的电压特性了,我想从版图上把它优化掉,没处下手,你怎么看。
是的,前几个月太忙了,现在终于稍微闲一点了可以更新了。这个问题按照我的理解的话,如果后仿提取的是 R+C+CC 的话,R 代表的主要就是走线或者过孔的寄生电阻,C 代表的是某个节点的对地电容,然后 CC 代表的是某个节点的连线和其他连线之间的线间寄生电容。如果想优化 C 的话,你可以试一下将这条走线的面积减小或者使用更高层的金属,来减小这条走线的对地寄生电容,看看这样做之后有没有帮助。
蒙特卡罗来的 想知道bandgap的蒙特卡洛怎么仿啊
你好,bandgap 中的运放如果不带斩波的话,要跑蒙卡仿真只需要设置好蒙卡仿真后,把输出设置成 bandgap 输出的电压就可以跑蒙卡了。如果 bandgap 中的运放带斩波,那么可以在基准电压输出后面连接一个 VCVS,然后同样在后面连接一个低通滤波器,然后选好一个输出的时间就可以跑蒙卡了,具体可以参考:这篇文章。
博主大大,请问可以获取一下你的博客主题配置json文件吗;在wordpress设置里的argon主题选项底部即可导出。如果可以的话,万分感谢,祝博主生活愉快!
可以的,已经通过邮件发送了
感谢干饭老师一直更新文章,讲的特别清楚!
感谢支持!
博主大大您好,想请问一下如果是学习射频功率放大器的话有什么推荐的资料吗?
你好,我这边并未做过 PA,因此我帮你问了一下实验室做 PA 的同学,这是他推荐的书:《CMOS射频集成电路分析与设计》池保勇、《CMOS 60-GHz and E-band Power Amplifiers and Transmitters》Dixian Zhao、《射频功率放大器(第2版)》【美】Marian K. Kazimierczuk、《微波工程(第三版)》【美】David M. Pozar 著 张肇仪 等译
做seminar偶然发现了这里,感动的不行😭
博主,我也有一个自己的网站,但你这个网站…好炫啊~~想问一下,你是怎么做的备案,我做备案时这种带留言的网站通不过,我也好想做这种可以网友自由留言的网站。还有,我的公安备案也一直没有做。。。我是腾讯云搭建的,不知道你是用什么搭建的?还有还有,同道中人哈,专业一样,学校一样,我是从veriloga那过来的。
你好,我也是用腾讯云搭建的。备案的时候有一点需要注意,就是如果你这边是首次备案的话,网站在备案时是不能够被访问的,不然就不能通过备案。因此在首次备案的时候需要把网站下线,等域名备案成功后在上线网站,这样就能备案通过了。至于个人博客这种小网站,ICP 备案一定要做,公安备案好像不做也没有什么问题。
大佬真是知无不言,太感动了。
学长好,想请问模拟模块测试用PCB一般的绘制过程是什么?
我这边喜欢用 kicad 软件进行绘制,对于新人来说入门简单友好,具体教程可以看b站这个链接:Kicad 9 分钟入门教程
谢谢
博主大佬好!我在实际使用Verilog-A的时候发现他似乎只能做成压控电压源之类的形式,考虑不到其他电路对他的反馈影响,我现在想把它改成能表示所有端口电流电压的紧凑模型形式。不知道您有遇到过这个问题吗,想请问下您的见解,非常感谢!
这个我觉得因该是可以的吧,我个人感觉 Verilog-A 是用语言来描述电路内部连接关系的一种语法,只要你这边能在纸上画出电路模型的内部连接关系,这样的话不管是电阻电容电感还是受控源,都可以通过这个语言描述出来,并不限制于受控电压源。
学长好,请问之前是做过温度传感器吗,读出电路用的是二阶sd还是一阶sd呢
你好,我之前打比赛的时候做过的,使用的 ADC 结构是这篇论文中的,你可以参考一下:A CMOS smart temperature sensor with a 3/spl sigma/ inaccuracy of /spl plusmn/0.1/spl deg/C from -55/spl deg/C to 125/spl deg/C。