本文针对零中频接收机的仿真需求，介绍了一种通用的 Testbench 结构，并基于该结构系统介绍了转换增益、噪声系数、线性度（三阶交调点 IIP3）、二阶交调点（IIP2）、输入匹配（S11）、镜像抑制比（IRR）、Blocker 1dB 压缩点以及 Blocker 噪声系数共八项关键性能指标的仿真方法。通过设置变量（射频频率、功率、本振频率等），利用 Cadence HB 系列仿真器（HB、HBAC、HBNOISE、HBSP）即可在同一电路平台上灵活完成各项参数的评估。文中详细说明了每种仿真的定义、仿真器配置、变量设置以及后处理步骤，为射频接收机设计人员提供了一套清晰、可操作的仿真指南。

本文从RLC串并联谐振网络出发，系统梳理了谐振的定义、Q值与带宽的关系以及串联“短路”、并联“开路”等直观特性，并提出“三点法”快速分析电路幅频响应。随后深入二阶系统的标准形式与极点分布，借助向量图示法直观解释频域特性（如欠阻尼下的峰值与相移陡峭）和时域响应（超调、调节时间等关键指标）。最后展示如何将高阶系统分解为一阶与二阶子系统的级联，为滤波器、放大器等模拟电路设计提供了一套无需繁琐推导即可建立直觉的实用分析方法。

在Cadence仿真中，使用时域导出的波形文件作为时钟源进行HB或PSS频域仿真时，若仅导入波形而未设置周期，仿真器无法识别信号的周期性，会导致时钟输出变为恒定电平，从而得到错误的频域结果（如转换增益异常）。解决方法是：在电压源的波形文件设置中，手动为波形指定一个周期，使HB/PSS仿真器能正确识别周期信号，从而获得正确的频域仿真结果。

一个单端的运算放大器通常会包含一个正输入端、一个负输入端和一个输出端。通常情况下，一个单端运放的输出端都是固定的，并且非常容易判断。但是在确定好输出端之后，对于运放的两个输入端，是不能按照自己的心情去随心所欲的标注的，而是需要对其进行判断，来确定哪个是正输入端哪个是负输入端。一旦正负输入端标错，就会造成运放外部电路由原来的负反馈变为正反馈，从而导致电路工作状态的异常。而对于全差分放大器，则存在正负输入端和正负输出端的判断为问题，如果判断失误同样会导致电路的工作异常。因此，正确判断运放的正负输入端是十分重要的。这里，本人将通过举例子的方式，来说明一下运放的正负输入端的判断方法。

在我本科的模电课上，杨老师曾经教过我们一种判断环路反馈极性的简单方法。在本人之后面对过的关于判断反馈环路的极性的问题中，这种方法屡试不爽，并且它可以毫无修改的应用在模拟集成电路中。由于这种方法在判断反馈环路的极性时十分简洁好用，因此这里本人开了一篇文章，来介绍一下这种方法。

在此之前，本人已经学习到过很多结构的 Q 值。在这些学习过程中，存在着一个困扰了本人许久的问题：为什么对于同一个被叫做「Q 值」的东西，在不同的情况下竟然有这么多种看似完全不相干的定义方式？最近，本人对各种结构的 Q 值的定义以及计算公式进行了一番思考和整理，以期能够找到这些 Q 值之间的联系。最终发现，这些 Q 值或多或少的都能够与「二阶系统的传递函数」扯上关系。

目前，国内网站上关于 Verilog-A 的信息非常的少，并且关于该语言常用的几个参考文档也都是英文文档。本人在学习这个语言的时候，曾经花费了非常多的时间来阅读文档、学习语法。但是学习之后发现，Verilog-A 的语法和 Verilog HDL 极其相似，因此写了这一篇文章，希望能帮到一些要学习 Verilog-A 的人。